Буферни схеми

Задачи:

1. Изследвайте TTL схема 7450 в режим на работа с високоимпедансно състояние на изхода.

1.1. Снемете предавателната характеристика спрямо информационния вход при подадена логическа 1 на входа за управление на високоимпедансното състояние (разрешен изход) (Фиг.1). Определете логическите нива U¹, U⁰.

1.2. Снемете предавателните характеристики спрямо входа за управление на високоимпедансното състояние при подадени логическа 0/1 на информационния вход (Фиг.2).

Изходното напрежение се измерва при подадено през резистор R₅ напрежение U_TS = (U¹ - U⁰)/2 от генератор на напрежение. Признак за установяване на високоимпедансно състояние е U_ИЗХ = U_TS.

2. Изследвайте буфер с входен PNP транзистор и хистерезис 74LS240.

2.1. Снемете предавателните характеристики за увеличаващо се и за намаляващо входно напрежение спрямо информационния вход при подадена логическа 0 на входа за управление на високоимпедансното състояние (разрешен изход) (Фиг.3). Определете логическите нива U¹, U⁰, запасите на шумоустойчивост и ширината на хистерезиса.

2.2. Снемете предавателните характеристики спрямо входа за управление на високоимпедансното състояние при подадени логическа 0/1 на информационния вход (Фиг.5). Изходното напрежение се измерва при подадено през резистор R₄ напрежение U_TS = (U¹ - U⁰)/2 от генератор на напрежение.

(Фиг.4).

3. Изследвайте CMOS буфер 74HCT244.

3.1. Снемете предавателната характеристика спрямо информационния вход при подадена логическа 0 на входа за управление на високоимпедансното състояние (разрешен изход) (Фиг.6). Определете логическите нива U¹, U⁰.

3.2. Снемете предавателните характеристики спрямо входа за управление на високоимпедансното състояние при подадени логическа 0/1 на информационния вход (Фиг.7). Изходното напрежение се измерва при подадено през резистор R₁ напрежение U_TS = (U¹ - U⁰)/2 от генератор на напрежение.

Използвани интегрални схеми: