15.Систолична архитектура.Базова структура и особености.

1.Базова структура

Систоличният архитектурен модел е свързан с дефиниране на информационни потоци на ниско ниво, които се насочват по различни направления в апаратната среда, конфигурирана като конфигурация от от еднородни процесорни елементи с установени връзки помежду им. Всеки един процесорен елемент извършва точно определена елементарна подфункция от извършеното изчисление над входните данни. Резултатата се формира чрез последователно преминаване на потоците от данни и на базата на формирани междинни резултати. В общия случай апаратната конфигурация се нарича систолична матрица.

ai

y_i

b_i

y=f(a,b)

y_i=f(a_i,b_i);

y_H=y_CT+(a,b) -> в началото потокът, носещ резултатите се формира от нулеви стойности

Особености на системната обработка

Систоличната архитектура по същество представлява конвейeрна обработка с висока синхронизация. Реално в една такава среда се реализират няколко конвейера като централното управление трябва да осигури пристигането на точно определени данни в необходимия момент от времето в точно определен процесорен елемент от систоличната матрица. Така систоличната обарботка се свежда до разработване на алгоритъм, който да осигури паралелност при изпълнение на еднородни задачи, позволяващи декомпозиране на ниско ниво. Във всеки момент процесорен елемент изчислява множество от стойности, които се явяват частични резултати, формиращи различни променливи. Поради наличието на множественост на данните се изисква прецизна синхронизация и строго диспечериране на информацията, подавана къ елементите на SA.

.Различните системни архитектури използват различени свързващи мрежи в системната архитектура. В зависимост от това те могат да бъдат :

1)линеина-с последователни връзки

2

)равнинна

3)триъгълна

4

)сист. кръг

5

)хексагонална

6)тороид

2.Базова структура

В паметта се съхраняват всички необходими данни за обработка.Централен процесор формира данните.Конкретното изпълнение е различно в зависимост от изпълнената операция.

Систоличната матрица е регулярна еднородна структура, реализирана на базата на свръхголеми интегрални технологии. Отделните процесорни елементи са строго специализирани за извършване на точно определени операции. Това опростява вътрешната им структура като увеличава значително бързодействието на извърщваните от тях елементарни операции. Обикновено тези операции са основни операции за събиране и умножение, както и някои логически операции, реализирани апаратно. Самите процесорни елементи представляват междинни точки на общото изчисление и тяхната задача е да изпълнят вградените функции над това, което е постъпило на входовете. В този смисъл процесорните елементи се разделят на периферни, които имат непосредствена връзка на входа и изхода с паметта, и вътрешни-служат за междинно пренасяне. На базата на систоличния алгоритъм диспечер е подредил всички входни операнди и носещи променливи по съответните периферни процесорни елементи. Постъпването на необходимите потоци в даден процесорен елемент предизвиква изчисляване на междинен резултат, след което операндите и резултатните променливи се предават към непосредствените съседи, запазвайки направлението. Така променливата, която носи резултат постъпва в периферните елементи обикновено като нулева стойност. Преминавайки през последователни процесорни елементи, тя се модифицира като последния формира окончателен резултат. Всеки един процесорен елемент е с типична структура в зависимост от решаваната задача. При умножение на матрици:

A(t+1)=A(t)

B(t+1)=B(t)

C(t+1)=C(t)+A(t)*B(t)

Типично за систоличната архитектура е:

1)силна специализация на процесорните елементи, което увеличава обема на решаваните задачи

2)конвейеризацията е на ниско ниво, което води до дребнозърнест паралелизъм на ниво части от инструкции.

3.ДО.Същата като асоциативна.

Изхождайки от дребнозърнестия паралелизъм,строго синхронизираното управление и шинната зависимост на обработката, от наличието и разпределението на данните в паметта се определя дефиниционна подобласт с много фина гранулярност, централизирано управление и строго свързана топология.

4.Приложение на систоличните матрици

а)умножение на матрици по вектор

Y=A.X A11 A12 A13 X1

A21 A22 A23 X2

A31 A32 A33 X3

-- --

Y1

= Y2

Y3

-- --

yi=ai1*xi+ai2*x2+ai3*x3;i=1,2,3

Идеятя е чрез последовтелно формиране на резултата.yi=yi+ai*xi

1)Изграждане на конвеира (линеен) двупосочно движение на векторите и перпендикулярно движение на елементите на матрицата.Елементите се структурират от базата на системния алгоритъм където се формират нива на подаване на вектора.Самия конвейр е праволинеен, като от ляво на дясно постъпват елементите от X,а обратно от Y.Данните се подават във вертикална посока в зависимост от разпределението им по нива.

Алгоритъма предвижда дефазиране на постъпващите елементи във вект. През два такта, реализацията на алгоритъма е свързана с постъпването на Уi в РЕ2 и Хi в РЕ4 на входа, чака втория елемент на Х. В следващия такт се осъществява придвицването по посока на 3те участващите елемента и РЕ3 се формира резултат:

У1=У1+Х1.А11, където У1 е първата междинна сума във времето, тя се движи наляво

У1=У1+Х2.А12

У1=У1+Х3.А13

Умножаване на матрица с матрица АхВ -> [n x q] [q x m]

А) чрез хексагоналната матрица, реализираща уравнението C=C+AxB

Б) чрез квадратна равнинна матрица

А₁₁ а₁₂ в₁₁ в₁₂ в₁₃ с₁₁ с₁₂ с₁₃

А₂₁ а₂₂ * в₂₁ в₂₂ в₂₃ = с₂₁ с₂₂ с₂₃

А₃₁ а₃₂ в₃₁ в₃₂ в₃₃ с₃₁ с₃₂ с₃₃

Идея на сист. алг. При изписване на уравнен. За Cif=f(a,b) се забелязва, че елементите формират сравнително постоянни стр., като елемент а се променя последователно за един и съща група елементи b, от тука елементите b се позиционират в съответните проц. елементи ( сист. матр. повтаря стр. на масива матрица b) като елементите a се пропускат в матр. участват във формирането на междинните резултати за елем. на матр, с червено са елементите с който се пропускат, вертикално елем. а, C11 е първия елемент.

Начин на симулация (представяне)

Всяко РЕ работи синхронно, следователно за неговото време трябва да се избере постоянен квант, правен на синхронно такта.

Ако се приеме, че в РЕ има два буфера за съхра. На Д (буферите са един елемент) възможни са: дефиниране многоканално устройство с два входа или представяне на самото процесорно устройство с .. независимо че опашката е неограничен капацитет.

Всяка организация на мрежата, т.е. връзките, всеки един процесор има 2 входа и 2 изхода, при което изх. се насочват към точно определен елемент в стр. Представя се като към оригинала се съставя копие движеща се в различни посоки (оригинал и копие), което може да се свърже със следното когато на входа се пред. 2 постъпв. заявки те да се изчакат да постъпят и да се съберат в 1.

Генериране на вх. на заявките. Независимо да се генерират заявки от два потока.