Технически Университет - София
Катедра: Изчислителна техника Предмет: Импулсни и цифрови устройства
Име: Венцеслав Колев Колев	Фак. No:10016341
Специалност: Комуникационна техника и технологии	Група: 60
Дата: 1.IV.96г. Ръководител:	Оценка:

УПРАЖНЕНИЕ No. 2

ТЕМА: MOS и CMOS логически схеми

I. Теоретична постановка:

MOS логически схеми.

При реализиране на MOS логически схеми транзисторите могат да се свържат паралелно или последователно (фиг. 1а и 1б). За двете схеми имаме следните логически нива в изхода:

1а 1б

където m е броя на транзисторите при последователно свързване.

За постигане на ниско ниво на логическата нула в изхода, се предпочита свързването от фиг. 1а (вж. формулите) и се поставя изискване за високоомен товар. Практикува се свързване на втори MOS транзистор като нелинеен товар (фиг. 2а), като квазилинеен товар (фиг. 2б) и токостабилизиращ товар (фиг. 2в). Последната схема е с най-добри параметри, но и технологично най-трудна за изработване.

Бързодействието на MOS схемите се определя главно от времената за зареждане и разреждане на изходните капацитети на схемата, които оказват голямо влияние поради високоомните съпротивления и малката специфична стръмност на MOS транзисторите в сравнение с биполярните. Бързодействието може да се увеличи с поставянето на буфери в изходите на логическите схеми.